2021.02.10 20:29
IP 명칭 | 반도체 디바이스 제조 방법 |
---|---|
권리자 | (주)알엔알랩 |
발명자 또는 창작자 | 류정도 |
출원번호 | 1020210008952 |
공개번호 | 1020210013248 |
등록번호 | |
출원일 | 2021.01.21 |
공개일 | 2021.02.03 |
등록일 | |
IP 분야 | 전자통신소자 |
응용 분야 및 용도 | |
설명 및 특징 | 본 발명은 단계적으로 기판과 기판상에 절연층을 형성 후 식각하여 기판을 노출시키는 개구부를 형성하고 개구부와 절연층 전기적 접속을 위한 배선 역할을 하는 콘택 플러그를 형성하고 콘택 플러그 상에 메탈층을 형성 후 직접 가열하여 콘택 플러그를 간접 가열함으로써 콘택 플러그 내의 보이드(Void) 또는 심(Seam)을 제거하는 레이저 조사를 함으로써 반도체 디바이스를 제조하는 방법을 제공하는 것이다. |
IP 핵심 키워드 | 콘택 플러그, 보이드 (void), 심 (seam), 무기질 |
종래 기술과의 차이점 | 종래의 방법에 따라 콘택 플러그를 형성하는 경우, 콘택 플러그 내에 보이드(Void)가 발생하게 되고, 이러한 보이드가 후속 공정에서 외부로 노출되어 심(Seam)과 같은 표면 결함으로 나타남으로써 배선 저항 증가가 유발되는 등의 소자 특성 저하가 발생한다. |
사업성 또는 시장성 | 전자 산업이 고도로 발전함에 따라, 반도체 디바이스의 고집적화가 진행되면서 반도체 디바이스 제조 공정에서는 상, 하부 패턴간의 안정적인 전기적 접속을 위해 콘택 플러그를 형성하고 있다. |
IP 실현단계(TRL) | 사업화 |
IP 거래 형태 | 협의 |
IP 거래 희망 시기 | 협의 |
거래 희망 금액 | 협의 |
IP 거래 조건 | 협의 |
반도체 디바이스 제조 방법을 설명하기 위한 도면
콘택 플러그에 레이저를 조사하는 것을 설명하기 위한 도면