| IP 명칭 | 저저항 콘택을 갖는 반도체 소자 및 이의 제조 방법 |
|---|---|
| 권리자 | 연세대학교 산학협력단 |
| 발명자 또는 창작자 | |
| 출원번호 | 10-2016-0048275 |
| 공개번호 | |
| 등록번호 | 10-1790438-00-00 |
| 출원일 | 2016-04-20 |
| 공개일 | |
| 등록일 | 2017-10-19 |
| IP 분야 | 전자통신소자 |
| 응용 분야 및 용도 | |
| 설명 및 특징 | 본 발명의 실시예에 따르면, 셀레늄을 포함하는 층간 삽입막에 의해 반도체 구조의 구성 원소와 전극용 금속 함유 도전막의 구성 원소의 선택적 확산을 유도하여 반도체 구조와 금속 함유 도전막 사이의 반응 화합물층의 위치를 조절할수 있다. 상기 반도체 구조가 실리콘을 함유하고 상기 금속 함유 도전막이 티타늄을 포함하는 경우, 이의 반응 화합물인 티타늄 실리사이드층은 상기 층간 삽입막의 하지에 형성되고, 반도체 구조에 도핑된 불순물의 확산도 방지하여 불순물 프로파일이 열화되지 않고, 낮은 쇼트키 장벽 특성에 의한 저자항 콘택을 구현할 수 있다. 또한, 층간 삽입막의 두께 제어를 통하여, 상기 반응 화합물층의 형성을 위한 지배적인 확산종의 결정, 도핑된 불순물의 확산 거동 및 전극용 금속 함유 도전층의 표면 모폴로지를 조절하거나 개선할 수 있다. |
| IP 핵심 키워드 | |
| 종래 기술과의 차이점 | |
| 사업성 또는 시장성 | |
| IP 실현단계(TRL) | 사업화 |
| IP 거래 형태 | 매입 |
| IP 거래 희망 시기 | 협의 |
| 거래 희망 금액 | 협의 |
| IP 거래 조건 | 협의 |
-