2020.09.04 20:09
| IP 명칭 | 반도체 장치 및 그 제조 방법 |
|---|---|
| 권리자 | 서울대학교산학협력단ㆍ 에스케이하이닉스 주식회사 |
| 발명자 또는 창작자 | |
| 출원번호 | 10-2013-0009518 |
| 공개번호 | |
| 등록번호 | 10-1968351 |
| 출원일 | 2013-01-28 |
| 공개일 | |
| 등록일 | 2019-04-05 |
| IP 분야 | 전자통신소자 |
| 응용 분야 및 용도 | |
| 설명 및 특징 | 본 발명의 일 실시예에 따르면, 관통 전극들을 흐르는 전기적 신호와 유전층의 측벽에 대향하는 반도체 기판의 표면이 서로 용량 결합(capacitive coupling)되고, 불순물 영역에 의해 상기 반도체 기판의 표면에 소수 캐리어가 공급됨으로써 고전압 없이도 반전층이 쉽게 유도될 수 있다. 이러한 반전층은 관통 전극들을 차폐하여 관통 전극들을 통하는 전기적 신호에 의한 잡음에 의해 인접하는 집적 회로에 유도되는 간섭을 최소화할 수 있다. |
| IP 핵심 키워드 | |
| 종래 기술과의 차이점 | |
| 사업성 또는 시장성 | |
| IP 실현단계(TRL) | 사업화 |
| IP 거래 형태 | 매입 |
| IP 거래 희망 시기 | 협의 |
| 거래 희망 금액 | 협의 |
| IP 거래 조건 | 협의 |
-